Verilog HDL数字系统设计

本书特色

[

本书通过大量完整的实例介绍基于Verilog HDL进行数字系统设计的基本原理、概念和方法。全书重点 关注基于HDL的寄存器传输级（Register Transfer Level，RTL）数字系统设计，主要内容包括数字电路基础回 顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容Verilog HDL IEEE 1364-2001标准。 尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数字电路的基本原理和设计方法 对于阅读本书将是十分有意义的。本书适合高年级的本科生、研究生以及从事数字电路设计的工程人员使 用。

]

内容简介

[

尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数字电路的基本原理和设计方法对于阅读本书将是十分有意义的。本书适合高年级的本科生、研究生以及从事数字电路设计的工程人员使用。

]

目录

目录
第1章
数字系统设计概述
第2章
组合逻辑电路设计回顾
第3章
时序逻辑设计回顾
第4章
Verilog硬件描述语言
第5章
组合逻辑电路
第6章
基本时序逻辑电路
第7章
同步时序逻辑电路的时序分析
第8章
有限状态机
第9章
数据通道（FSMD）
第10章
FSMD设计实践
第11章
SPI主机接口设计
参考文献

封面

书名:Verilog HDL数字系统设计

作者:王建民

页数:380

定价:¥68.0

出版社:哈尔滨工业大学出版社

出版日期:2017-06-01

ISBN:9787560367217

PDF电子书大小:39MB 高清扫描完整版